分类专栏
- vivado modelsim 5篇
- vscode相关 2篇
- 通信 信号处理 9篇
- 嵌入式 2篇
- 数字IC 9篇
- FPGA verilog 12篇
用vscode编写verilog时,如何有信号定义提示、信号定义跳转(go to definition)、模块跳转(跨文件跳转)这些功能
小王毕业啦: 博主的文章真是让人眼前一亮,深入浅出地解释了如何在vscode中实现verilog信号定义提示、信号定义跳转、模块跳转等功能。这些实用技巧对于编写verilog代码的工程师们来说非常有帮助。博主的文字清晰流畅,逻辑性强,让我在阅读的过程中受益匪浅。希望博主能够继续分享更多这样有价值的文章,让我们能够不断学习和进步。感谢博主的用心分享,期待更多精彩内容!
LiBingooo: 太强了太强了,我之前搜到过原文我看到error跟我的不一样我就退出来了。搜到作者这篇没仔细看直接试了试,真的不报错了!
liheng000: 你好,可以分享一下target_library、link_library等四个库的文件吗?
祥清: 你好,博主,我这边使用这种方法后,1秒最多还是50帧数据,请问怎么解决
Gary Mang: 应该就是自动下变频后的基带信号,中心频点是0,但是等价于你设定的中心频率,实际上只需要最后直接加法加上你设定的中心频率就是真实的信号波形图了